[공학] 논리회로 ~기와 감산기.hwp 파일정보
[공학] 논리회로 설계 및 실험 – 가산기와 감산기.hwp
[공학] 논리회로 ~- 가산기와 감산기 자료설명
[공학] 논리회로 설계 및 실험 – 가산기와 감산기
[공학] 논리회로 ~- 가산기와 감산기 자료의 목차
본문내용 ([공학] 논리회로 ~기와 감산기.hwp)
논리회로 설계 및 실험 – 가산기와 감산기
`각 사진마다 LED는 ☆로, 스위치는 ↑로 표시해 놓았습니다.`
7486 IC, 7408 IC 으로 구현한 가산기 회로
반가산기는 2개의 2진 입력과 2개의 2진 출력이 필요하다. 두 개의 2진입력이 되면 출력변수로 합(S)과 캐리(S)를 만든다.
예측 : A와 B입력 0과 0, 1과 1은 S는 0이 출력된다. 나머지는 모두 1이 출력된다. C는 1과 1을 입력한 것만 1이 출력되고 나머지는 모두 0이 출력된다.
결과 : 예측의 결과와 같게 나왔다.
부울대식 : A`B+AB` = S, AB = C
`완성사진` 00 01
10 11. `진리표`
캐리란 ! 반올림이 되는 수를 말한다. 즉 2진수 가산에서 1+1을 했을 때 캐리는 1이되고 합은 0이 된다.
7486 IC, 7408 IC, 7404 IC 칩을 사용해서 구현한 반감산기 회로
2
💾 다운받기 (클릭)
⭐ ⭐ ⭐